基于FPGA的Aurora 8b10b光通信测试方案
2024-01-03概述 本文开源一个FPGA高速串行通信项目：Aurora 8b10b光通信。7 Series FPGAs Transceivers Wizard IP是Xilinx官方7系列FPGA的高速串行收发器，本工程主要是围绕该IP核采用Vivado提供的例程创建。 下面主要介绍一下7 Series FPGAs Transceivers Wizard IP核的参数配置以及如何建立该项目Vivado工程。 软硬件平台 软件平台 ：Vitis 2019.2; 硬件平台 ：XC7Z035FFG676-2; I
基于FPGA的USB3.0回环传输测试方案
2024-01-03本文开源一个FPGA项目： USB3.0 LoopBack 。基于FPGA的USB3.0通信方案有很多，其中非常好用的一款USB3.0芯片是 FT600/601Q 。 下面介绍一下这款FT600/601Q芯片的技术参数，控制信号、数据读写时序等，并利用官方提供的上位机软件进行数据回环测试。 FT600/601Q芯片 芯片技术参数 FT600时序 FT600/601Q常用读写模式为245 Synchronous FIFO模式和Multi Channel FIFO模式，本工程以芯片默认的245 S
基于FPGA的SPWM调制实现过程
2024-01-03SPWM（Sinusoidal Pulse Width Modulation），即正弦脉宽调制，它以频率与期望的输出电压波相同的正弦波作为调制波，以频率比期望波高得多的等腰三角波作为载波，当调制波与载波相交时，由它们的交点确定逆变器开关器件的通断时刻，从而获得幅值相等、宽度按正弦规律变化的脉冲序列。双极性控制的PWM方式如图1所示。 图1 双极性控制的PWM方式 接下来介绍FPGA的实现过程，首先用Quartus II软件、波形生成工具或者matlab等生成一定频率的正弦波和等腰三角波的mif
基于机器学习的3D打印保形应变和湿度传感器实现人体运动预测
2024-01-02可穿戴传感器由于其灵活性和重量轻的特点，在医疗保健应用领域获得了极大关注。然而，开发易于制造和保形性良好的鲁棒性可穿戴传感器仍然是一个挑战。 据麦姆斯咨询报道，近日，南洋理工大学（Nanyang Technological University）的科研人员合成了一种导电石墨烯纳米板-碳纳米管（GC）油墨，用于多射流熔融（MJF）打印。MJF的逐层制造工艺不仅提高了GC传感器的力学性能和阻燃性能，而且提高了其鲁棒性和灵敏度。此外，利用GC传感器收集的阻力变化数据对支持向量机（SVM）进行训练，其
传统基于帧的图像传感器输出和基于事件的视觉传感器输出对比
2024-01-022021年，索尼半导体解决方案公司（Sony Semiconductor Solutions Corporation，以下简称“索尼”）发布了两款堆叠式基于事件（Event-based）的视觉传感器（EVS）。这两款专为工业设备设计的传感器实现了业界最小（相比其它堆叠式基于事件的视觉传感器）的4.86 μm像素尺寸，并且只有在感知到场景变化时才会进行捕捉记录。 01 事件相机概述 传统基于帧的图像传感器输出和基于事件的视觉传感器输出对比 基于事件的相机是一种生物启发的新型视觉传感器，可实时高效
基于单光子探测的时间相关计数TCSPC设计实现
2024-01-021 . TCSPC技术原理 TCSPC时间相关单光子计数技术是一种成熟且通用的单光子计数技术，是一种功能强大的分析方法，目前广泛应用于荧光寿命测量、时间分辨光谱、荧光寿命成像、飞行时间测量等众多领域，尤其是在生命科学和基础物理学中使用。 TCSPC技术使用高重复频率的脉冲激光器作为光源，使用高灵敏度探测器对信号多次重复测量，计量离散光子脉冲实现甄别信号，把探测器探测到的信号看成单个光子形成的脉冲序列，每当探测器输出一个脉冲则代表探测到一个光子，不是记录脉冲强度，而是记录脉冲密度来实现测量。 单
如何实现一种基于FPGA全数字高码率QPSK调制设计？
2024-01-021 ** 全数字高码率QPSK调制解调软件设计** 1.1 QPSK调制 1.1.1 QPSK调制原理 1.1.2 QPSK并行调制实现 调制信号的符号速率达到500Mbps，根据奈奎斯特采样定理，DA的采样频率采用2Gbps。由于数据速率比较的高，对FPGA运算要求太高，因此在设计过程中，采用并行处理的方式，来减轻对FPGA运算的压力。图1-1为高码率500M QPSK调制实现框图。其实现的原理为将二进制数据流经过QPSK映射后形成I、Q两路基带信号，在经过8倍成型滤波器后，分别与两路正交的
求一种基于FPGA时间数字转换(TDC)设计方案
2024-01-02一、TDC计时技术 时间数字转换(Time-to-Digital Converter,TDC)是一种用来测量时间的电路，它将连续的时间信号转换为数字信号，从而实现时间测量的数字化。精密时间间隔测量技术、测量精度通常为亚纳秒级，广泛应用于激光测距、成像、卫星导航、高能物理实验以及医学成像等领域。 常用的TDC计时方法可以在专用集成电路(Application Specific Integrated Circuit,ASIC)中实现，比如德国ACAM公司推出的TDC-GPX系列，同时国内瑞盟科技也
基于FPGA做的开源示波器/逻辑分析仪/频谱仪/波形发生器设计
2024-01-01今天介绍另一个比之前功能更全的，基于FPGA做的开源示波器/逻辑分析仪/频谱仪/波形发生器/等等： 特征 ScopeFun是一款经济实惠、开源、一体化的仪器平台。它提供了以下工具： 示波器 频谱分析仪（FFT） 任意波形发生器 逻辑分析仪 数字模式发生器 采样速度快、内存大、噪声低 主要硬件规格为： 两个模拟示波器通道（10 位） 每秒 5 亿个样本 (MSPS) 实时采样率（单通道）/250 MSPS（双通道） 每秒 2.0 千兆样本 (GSPS) 等效时间采样 (ETS) 速率 内存缓冲区
基于FPGA的原型设计对系统级验证的适用性
2024-01-01前言 作为基于FPGA的原型设计的倡导者，我们可能会偏向于它的好处，而对其缺陷视而不见，然而，这不是我们的意图。本文系列旨在给一个平衡的观点FPGA-based原型的利弊，说到底，如果他们能通过其他方法器目标会更好地满足，例如使用基于SystemC的虚拟原型，我们不想让人们必须要使用一个长原型项目。 本章将提供基于FPGA的原型设计的目的和局限性。完成本章后，读者应该深入了解基于FPGA的原型设计对系统级验证的适用性和其他目标的适用性。正如我们将在后面的章节中看到的，通过保持专注于原型项目的目